esp32sim 是一个用 Rust 编写的开源 ESP32 模拟器，支持指令级精确仿真。项目覆盖四款乐鑫 SoC：经典 ESP32（双核 LX6）、ESP32-S3（双核 Xtensa LX7 @240MHz）、ESP32-C3 与 ESP32-C6（单核 RISC-V），横跨 Xtensa 和 RISC-V 两种 CPU 架构。模拟器直接启动真实的掩膜 ROM、二级引导程序和未经修改的应用镜像，无需修改固件。外设建模完整，涵盖 GPIO、UART、定时器、SPI、DMA、加密单元、WiFi MAC 等，并提供虚拟无线接入点（支持 WPA2、DHCP、DNS、NAT），固件可直接访问真实网络。性能方面，S3 版本采用块解释器加 AArch64 JIT 编译，速度达每秒 1.5 亿至 2.4 亿条指令；浏览器版本经 WebAssembly 编译，在 Chrome 中可实时运行。项目通过与真实硬件的差分测试验证精度：S3 经 JTAG 锁步单步对比零分歧，C3/C6 控制台输出与实机对比达 205/208、203/204 行一致。在线演示包括在模拟 S3 上运行 Linux 6.11、触摸屏 SID 音乐播放器，以及由 4-bit Transformer 模型驱动小鱼游动的水箱演示。项目采用 MIT 许可证，代码托管于 GitHub。
事件分析
技术看点：该项目最突出的工程成就在于零修改仿真——直接加载真实掩膜 ROM 与官方固件，并与实机进行 JTAG 锁步对比，实现指令级精度验证，这种差分测试方法论在开源模拟器中较为罕见。产业影响：对嵌入式开发者而言，固件可在无硬件条件下完成回归测试与 CI 验证，显著缩短迭代周期；浏览器端运行大幅降低了教学与演示门槛。其外设建模思路（共享 IP 复用、Board trait 抽象）也为其他 SoC 仿真项目提供了可借鉴的架构范式。后续走向：C3/C6 仍处 draft 阶段，浏览器端缺少 NAT 支持，未来有望扩展更多芯片型号与外设覆盖；802.15.4 与 Cooja 网络仿真器的联动则展示了其在物联网研究场景的潜力。相较 QEMU 的通用路线，该项目以专注的硬件验证策略形成了差异化定位。
核心观点：当模拟器能逐指令对齐真实芯片，无硬件的嵌入式开发与测试将成为行业新常态。
原文链接：Hacker News
