硬核DIY：如何基于GitHub开源项目从零构建TD4 4位CPU
本文详细介绍了一个如何从零开始构建TD4 4位CPU的硬核开源硬件项目。该项目通过GitHub发布，展示了如何利用基础逻辑门和寄存器搭建一个功能完整的微处理器。作为连接理论与实战的桥梁，它不仅像Ben Eater的8位计算机项目一样具有极高...
标签索引
芯片设计
这个标签下有 21 篇文章。按时间回看相关判断与实践记录。
标签精选
相关内容
硬核拆解：80386内存流水线架构与“极早启动”优化揭秘
本文深入剖析了Intel 80386处理器的核心性能子系统——内存流水线。作者结合FPGA重构实践，详细解析了386如何通过段描述符缓存、并行限位检查以及独特的“极早启动”机制，将复杂的虚拟地址转换压缩至约1.5个时钟周期。这种通过微码与硬...
软硬结合新视角：利用编译器技术自动发现高效的硬件电路结构
本文探讨了一个前沿的交叉领域问题：硬件电路变换是否可以等同于编译器优化？作者通过数学归纳法证明，经典的硬件加速技术——保留进位加法器，实际上可以通过编译器中的“循环融合”优化技术自动推导得出。这一发现打破了软件与硬件的界限，表明利用编译器的...
AI进军硬件底层：InCoder-32B模型支持芯片设计与GPU内核优化
近日，一款名为InCoder-32B（IndustrialCoder）的AI模型在技术社区引发关注。该模型专为工业级场景打造，其核心亮点在于突破了通用编程的范畴，深入到了芯片设计、GPU内核优化、嵌入式系统及编译器优化等高门槛领域。开发者对...
探究浮点运算的底层奥秘：挑战“困难模式”下的从零构建
本文深入探讨了从零开始实现浮点数运算系统的“困难模式”。对于任何试图构建浮点运算单元（FPU）的工程师而言，这不仅是技术上的极限挑战，更是一场对耐心的考验。文章详细剖析了IEEE 754标准在底层实现中的复杂性，涵盖了精度控制、特殊值处理及...
Aegis 项目发布：致力于打造完全开源的 FPGA 硅片架构
Aegis 是一个由 Midstall Software 发起的革命性开源项目，旨在创建从架构到工具链完全开源的 FPGA（现场可编程门阵列）硅片。长期以来，FPGA 领域由少数商业巨头主导，其昂贵的专有软件形成了巨大的技术壁垒。Aegis...
硬核！开发者将Verilog编译为《异星工厂》蓝图，成功运行RISC-V处理器
该项目名为“v2f”（Verilog to Factorio），是一个能够将Verilog硬件描述语言直接编译为游戏《异星工厂》蓝图字符串的开源工具。它不仅支持基础的电路转换，还集成了Yosys综合工具链，允许用户通过Lua脚本或Rust ...
硬核DIY：极客手搓六层FPGA主板，成功运行《雷神之锤II》
本文详述了一位开发者从零设计并制造高性能DIY FPGA主板的过程。该项目采用了Efinix Ti60F256芯片与1GB DDR3L内存，作者挑战了高难度的BGA手工焊接及六层PCB信号完整性设计。在软件层面，作者利用SpinalHDL在...
EDA软件出现史诗级漏洞：Cadence PSpice因“复制粘贴”导致加密形同虚设
近期，一名研究人员在Hacker News上披露了Cadence PSpice仿真软件存在严重的加密漏洞。该问题源于一段典型的“复制粘贴”代码错误：尽管PSpice声称使用AES-256高强度加密来锁定组件模型，但在Mode 4模式下，程序...
突破硬件设计瓶颈：新研究探索Verilog向量化优化，革新验证与综合流程
向量化是编译器中常见的优化手段，能将标量操作合并为向量操作以提升性能。尽管这一技术在Rust、C等软件编译器中已成熟，但在Verilog硬件描述语言中却因缺乏语义保证而难以普及。本研究指出，Verilog现有的向量符号在综合工具中仍被解析为...